Rogelio Valdez, Yazmin Maldonado

Memorias de la Décima Segunda Conferencia Iberoamericana de Complejidad, Informática y Cibernética: CICIC 2022, pp. 25-29 (2022); https://doi.org/10.54808/CICIC2022.01.25

Rogelio Valdez
Doctorado en Ciencias de la Ingeniería, Tecnológico Nacional de México /Instituto Tecnológico de Tijuana, Tijuana, Baja California, México

Yazmin Maldonado
Posgrado en Ciencias de la Ingeniería, Tecnológico Nacional de México /Instituto Tecnológico de Tijuana, Tijuana, Baja California, México

Cite this paper as:
Valdez, R., Maldonado, Y. (2022). Computación Heterogénea y FPGAs como Aceleradores Eficientes. En N. Callaos, J. Horne, E. F. Ruiz-Ledesma, B. Sánchez, A. Tremante (Eds.), Memorias de la Décima Segunda Conferencia Iberoamericana de Complejidad, Informática y Cibernética: CICIC 2022, pp. 25-29. International Institute of Informatics and Cybernetics. https://doi.org/10.54808/CICIC2022.01.25

El cómputo heterogéneo es el corazón de la mayoría de los nodos informáticos de alto rendimiento, debido a su gran desempeño y eficiencia energética. Está compuesto por un CPU y un acelerador, el GPU es el acelerador más utilizado, sin embargo, este dispositivo requiere de un consumo de energía considerable comparado contra un FPGA. Debido a lo anterior, existen los sistemas embebidos con FPGAs que son otros aceleradores de cómputo heterogéneo. Los FPGAs al ser dispositivos semiconductores de uso dedicado son eficientes y consumen poca energía. Con la llegada de nuevas tecnologías surgen nuevos retos y para validar la funcionalidad de cómputo heterogéneo con acelerador FPGA es necesario contar con benchmarks o bancos de pruebas. Hasta el momento, en el estado-del-arte no se tiene un benchmark que mida características de rendimiento, consumo energético o calidad de respuesta en FPGAs, por tal motivo, en este artículo se hace una propuesta de un framework como herramienta para facilitar la programación de sistemas de cómputo heterogéneo con aceleradores FPGAs, también se propone extender el benchmark Mirovia para usarse en FPGAs. Resultados preliminares muestran viable la extensión del benchmark para cómputo heterogéneo con FPGA.